碳化硅（SiC）MOSFET模块硬并联中环流产生的根本机理及综合抑制策略研究报告

　　BASiC Semiconductor基本半导体一级代理商倾佳电子（Changer Tech）是一家专注于功率半导体和新能源汽车连接器的分销商。主要服务于中国工业电源、电力电子设备和新能源汽车产业链。倾佳电子聚焦于新能源、交通电动化和数字化转型三大方向，代理并力推BASiC基本半导体SiC碳化硅MOSFET单管，SiC碳化硅MOSFET功率模块，SiC模块驱动板等功率半导体器件以及新能源汽车连接器。

　　倾佳电子杨茜致力于推动国产SiC碳化硅模块在电力电子应用中全面取代进口IGBT模块，助力电力电子行业自主可控和产业升级！

　　倾佳电子杨茜咬住SiC碳化硅MOSFET功率器件三个必然，勇立功率半导体器件变革潮头：

　　倾佳电子杨茜咬住SiC碳化硅MOSFET模块全面取代IGBT模块和IPM模块的必然趋势！

　　倾佳电子杨茜咬住SiC碳化硅MOSFET单管全面取代IGBT单管和大于650V的高压硅MOSFET的必然趋势！

　　倾佳电子杨茜咬住650V SiC碳化硅MOSFET单管全面取代SJ超结MOSFET和高压GaN 器件的必然趋势！

　　随着电力电子技术向高频、高压、高功率密度方向发展，碳化硅（Silicon Carbide, SiC）金属氧化物半导体场效应晶体管（MOSFET）凭借其卓越的开关速度、低导通电阻和高耐压特性，正逐步取代传统的硅基IGBT，成为集中式储能变流器PCS、商用车电驱动及固态变压器等核心装备的首选功率器件 。然而，单颗SiC芯片或单个标准功率模块的载流能力往往受限于半导体制造工艺的良率及封装散热极限，难以满足兆瓦级应用对数千安培电流的需求。因此，将多个SiC MOSFET芯片或模块进行“硬并联”（Hard Paralleling）已成为提升系统功率容量的必由之路 。

　　所谓的硬并联，是指将多个功率器件的栅极（Gate）、漏极（Drain）和源极（Source）分别直接电气连接，使其在逻辑上作为一个单一的大功率开关工作。然而，SiC MOSFET极高的开关速度（dv/dt100V/ns, di/dt5kA/μs）使其对电路寄生参数的敏感度远超传统硅器件 。在硬并联配置中，微小的器件参数差异或电路布局的不对称，都会在纳秒级的开关瞬态过程中被急剧放大，诱发严重的动态均流失衡。

　　其中，最为隐蔽且危害巨大的现象是发生在辅助源极（Auxiliary Source，或称Kelvin Source）回路中的环流，常被称为“S极环流”。这种环流不仅会导致器件损耗分布不均，更可能直接熔断模块内部的键合线，导致栅极失控甚至炸机 。倾佳电子杨茜剖析SiC模块硬并联中环流产生的根本物理机理，特别是S极环流的形成机制，量化其潜在危害，并系统性地阐述从无源抑制到有源驱动的综合解决方案。

　　在并联SiC MOSFET系统中，环流（Circulating Current）是指在并联支路之间流动的非负载电流。根据产生的时间域和物理机制，环流可分为静态环流和动态环流。虽然静态环流主要影响热分布，但动态环流——特别是涉及S极换流的瞬态电流——是造成系统失效的主要原因。

　　静态环流发生在器件完全导通的稳态阶段，其根本原因在于并联支路间导通电阻（RDS(on)）的不匹配 。

　　尽管SiC MOSFET的导通电阻具有正温度系数（PTC），即温度升高电阻增大，这种特性在一定程度上能提供负反馈，抑制热失控（温度高的芯片电流减小），但SiC的PTC效应不如硅MOSFET显著 。如果模块内部芯片筛选不严格，或者外部母排连接阻抗差异过大，静态不均流仍会导致个别芯片长期过热，加速老化。例如，在BASIC Semiconductor的ED3系列模块中，虽然通过高导热的Si3N4基板优化了散热，但严格控制芯片RDS(on)的一致性仍是并联应用的前提 。

　　动态环流发生在开关瞬态（Turn-on/Turn-off），其幅值可能达到负载电流的数倍。除了器件本身的阈值电压（VGS(th)）和跨导（gfs）差异外 ，最核心的根源在于寄生电感的耦合效应与辅助源极回路的低阻抗特性。

　　VGS(th)决定了器件开启和关断的时间点。VGS(th)较低的器件会先开启、后关断。在开关过程中，这意味着该器件将在更长的时间窗口内承担负载电流。研究表明，仅1V的VGS(th)差异就可能导致巨大的峰值电流失衡和开关损耗差异 。由于SiC MOSFET的VGS(th)通常随温度升高而降低（例如BMF540R12MZA3从25°C的2.7V降至175°C的1.85V ），这种负温度系数效应会形成正反馈：承担更多电流的器件温度升高，VGS(th)进一步降低，从而承担更多电流，最终导致动态热失控。

　　这是SiC并联应用中最危险的环流形式。现代SiC模块（如ED3系列）普遍采用开尔文源极（Kelvin Source / Auxiliary Source）设计，以解耦功率回路与驱动回路 。然而，在多模块并联时，这种结构引入了一个致命的寄生回路。

　　当两个SiC模块（Module A和Module B）并联时，它们的功率源极（Power Source, SPWR）通过外部母排连接在一起，形成大电流路径。同时，为了共用同一个栅极驱动信号，它们的辅助源极（Auxiliary Source, SAUX）通常在驱动板上连接到同一个驱动地（Driver GND）。这就形成了一个物理闭环：

　　由于机械布局的限制，Module A和Module B的功率源极寄生电感（LS_PWR）几乎不可能完全相等。当总负载电流以极高的di/dt（例如3 kA/μs）变化时，两个模块功率源极电感上感应出的电压（V=L⋅di/dt）将产生差异：

　　“青少年电子”效应（Teenager Electrons）：由于辅助源极回路通常由内部键合线和PCB走线构成，在高频下，其阻抗可能低于主功率回路（尽管电阻较大，但电感可能较小）。电流倾向于选择“阻抗最低”而非“电阻最低”的路径。这种现象被形象地称为“青少年电子”效应——电流像叛逆的青少年一样，不走宽阔的“主路”（功率母排），而是挤进狭窄的“小路”（辅助源极键合线）。

　　由此产生的S极环流（Icirc_aux）不再是微小的信号电流，而是可能高达数百安培的能量流。它不是简单的均流误差，而是功率回路能量向控制回路的猛烈倒灌。

　　S极环流及其他动态环流对系统的危害是多维度的，从瞬态的物理损毁到长期的可靠性衰减。

　　SiC模块内部的功率源极键合线（Power Source Bond Wires）设计用于承载数百安培的负载电流，通常由多根粗铝线或铜线并联。然而，辅助源极键合线（Auxiliary Source Bond Wire）仅设计用于传输栅极充电电流（通常10A）和电压采样，极为纤细 。

　　当di/dt诱发的ΔVinduced驱动数百安培的S极环流通过辅助源极时，该电流瞬间超过键合线t极限）。键合线会在微秒甚至纳秒级时间内迅速气化、熔断 。

　　辅助源极一旦断路，栅极驱动回路随即断开。MOSFET的栅极将处于浮空状态（Floating Gate）。在米勒电容（Crss）的耦合作用下，漏极电压的波动会将浮空栅极电压拉高，导致器件误导通进入线性区或直通短路。此时，器件将承受全母线电压和短路电流，导致瞬间过热炸裂，甚至引发连锁反应烧毁整个变流器 。

　　并联系统中的寄生电感（Lg,Ls）与SiC MOSFET的输入电容（Ciss）构成了高Q值的LCR谐振网络。

　　振荡会导致栅源电压（VGS）大幅超出安全范围（通常为+20V/-5V）。正向过压会导致栅极氧化层（Gate Oxide）发生时经介质击穿（TDDB），缩短器件寿命；负向过压则可能导致栅极反向击穿。

　　剧烈的电压振荡若突破阈值电压VGS(th)，会导致桥臂直通。BASIC Semiconductor的文档特别强调了在驱动SiC时使用**米勒钳位（Miller Clamp）**功能的必要性，正是为了防止这种由dv/dt和振荡引起的误导通 。

　　即使环流未导致立即失效，长期的动态不均流也会导致并联芯片间的热应力分布极不均匀。

　　承载更大动态电流的芯片会经历更剧烈的温度波动（ΔTj）。根据Coffin-Manson模型，这种热循环会加速芯片焊接层和键合点的疲劳老化。

　　模块内部的陶瓷基板（如Si3N4 AMB）在反复的热冲击下承受机械应力。虽然Si3N4相比Al2O3具有更好的抗弯强度和抗热震性（如BMF540R12MZA3所述，能承受1000次热冲击而不分层 ），但长期的极端热不平衡仍可能导致基板裂纹或铜层剥离。

　　针对SiC硬并联中的环流问题，特别是S极换流，工程界已经发展出一套从电路拓扑、无源器件到有源控制的综合抑制策略。

　　无源抑制是通过在回路中串联阻抗元件来限制环流幅值或阻断环流路径，是最常用且性价比最高的方法。

　　原理：在每个并联模块的辅助源极引脚与驱动器地之间串联一个低阻值电阻（RKS）。

　　作用：该电阻增加了辅助源极回路（S极环流路径）的阻抗，从而大幅衰减由LS失配感应出的环流。由于栅极驱动电流相对较小且为脉冲状，RKS对正常驱动波形的影响可控。

　　对于正常的栅极驱动电流（差模信号，从Gate流进，从Source流出），CMC呈现极低阻抗；而对于在并联模块之间流动的环流（共模信号，从一个模块的Source流向另一个模块的Source），CMC呈现高阻抗 。

　　相比单纯增加栅极电阻（Rg），CMC可以在不显著牺牲开关速度的前提下，有效阻断由于Vth失配或LS失配引起的动态环流 。实验表明，CMC能将并联电流不平衡度从26%降低至3%左右 。

　　虽然主要用于栅极，但在源极功率路径中引入差模电感（或耦合电感）也可以强制均流。

　　在栅极和源极引脚套接磁珠，利用其高频损耗特性来消耗振荡能量，抑制主要由寄生参数引起的高频栅极振荡（几十MHz以上）。

　　最彻底的解耦方式是为每个并联模块配备独立的隔离驱动器（或独立的光耦/隔离级）。

　　无论是PCB设计还是母排设计，必须严格遵循“蝴蝶型”或“星型”对称布局，确保所有并联支路的功率路径（Ld,Ls）和驱动路径（Lg）阻抗完全一致 。

　　选用高可靠性基板如Si3N4 AMB，利用其高热导率和高机械强度，增强模块对残留不均流引起的热应力的耐受能力，防止因局部过热导致的基板分层 。

　　直接源极互连（Direct Source Interconnection, DSI）：

　　新的研究提出在并联芯片的源极之间增加低电感的互连线，通过强耦合强制电位拉平，从拓扑上抑制驱动回路的差模电压 。

　　深圳市倾佳电子有限公司（简称“倾佳电子”）是聚焦新能源与电力电子变革的核心推动者：

　　倾佳电子成立于2018年，总部位于深圳福田区，定位于功率半导体与新能源汽车连接器的专业分销商，业务聚焦三大方向：

　　公司以“推动国产SiC替代进口、加速能源低碳转型”为使命，响应国家“双碳”政策（碳达峰、碳中和），致力于降低电力电子系统能耗。代理并力推BASiC基本半导体SiC碳化硅MOSFET单管，BASiC基本半导体SiC碳化硅MOSFET功率模块，BASiC基本半导体SiC模块驱动板等功率半导体器件以及新能源汽车连接器。

　　SiC MOSFET模块的硬并联应用是通向高功率电力电子系统的必经之路，但其面临的“S极换流”挑战不容忽视。该现象的本质是高频开关瞬态下，功率回路的电磁能量通过寄生电感差异耦合进脆弱的驱动回路。其直接后果是辅助源极键合线的熔断和模块的毁灭性失效。

　　采用**栅极共模电感（CMC）**来抑制高频振荡，同时不牺牲开关速度。

　　驱动器必须具备**米勒钳位（Miller Clamp）**功能，防止dv/dt诱发的误导通，并推荐使用具有独立隔离或高同步性的驱动方案。

　　优先选择参数一致性好（Vth分档）、采用高强度Si3N4基板的模块（如BASIC ED3系列），从物理层面提高系统的鲁棒性。

　　通过上述综合措施，可以有效驯服SiC MOSFET的“野性”，在享受其高频高效优势的同时，确保并联系统的长期可靠运行。

　　声明：本文由入驻搜狐公众平台的作者撰写，除搜狐官方账号外，观点仅代表作者本人，不代表搜狐立场。